バイトいったり。
そろそろ仕上げないと約束に間にあわないということもあり、
結構がばってコードを書いていますが、<Br>
やっぱりVHDLは簡単にいろいろデバッグができないのが難しいですね。
シミュレータがあるのは、かなりいいのですが、
それでもテスト用のVHDLソースを生成するのは、結構めんどうです。
wait分でクロック作って、それにあわせて、キャラクタコード書いたり、
信号線をパタパタしたり...