

## ghdl を使う

FreeHDL を使おうとしたこともあったけど、  
結局、VHDL で書いたモジュールは、ISim でシミュレーションしてみました。  
... とはいえ CUI 環境で手軽にシミュレーションできると嬉しいなあと  
気になっていた GHDL を試すことに。

とりあえず、なパス構成でシミュレーションしてみる。

```
./for_test_test_sim.VHD  
./for_test_test.vhd  
./for_test.vhd
```

## コンパイルして

```
ghdl -a --ieee=synopsys for_test_test_sim.VHD for_test_test.vhd for_test.vhd
```

## シミュレーション

```
ghdl -r --ieee=synopsys for_test_test_sim --vcd=out.vcd
```

シミュレーションの終了を書いていなければ、適当なタイミングで Ctrl-C で止める  
シミュレーション結果は GtkWave で確認できる。  
ちなみに、for\_test.vhd は、Java からコンパイルしたもの。

他のパスのモジュールも使えるかテスト。

```
./sumsim_sim.VHD  
./sumsim.vhd  
./sum.vhd  
../vhdl/simpledualportram.vhd
```

## コンパイルして

```
ghdl -a --ieee=synopsys sumsim_sim.VHD sumsim.vhd sum.vhd ../vhdl/simpledualportram.vhd
```

... エラーだ。

```
../vhdl/simpledualportram.vhd:32:30: operator "=" is overloaded  
../vhdl/simpledualportram.vhd:32:30: possible interpretations are:  
../../../../libraries/synopsys/std_logic_unsigned.vhdl:64:14:  
function "=" [std_logic_vector, std_logic_vector return boolean]  
../../../../libraries/ieee/std_logic_1164.v93:69:10:  
implicit function "=" [std_logic_vector, std_logic_vector return boolean]  
../vhdl/simpledualportram.vhd:32:30: (you may like to use the -fexplicit option)
```

[http://ghdl.free.fr/site/uploads/Main/ghdl\\_user\\_guide/IEEE-library-pitfalls.html](http://ghdl.free.fr/site/uploads/Main/ghdl_user_guide/IEEE-library-pitfalls.html)

によると、要は simpledualportram.vhd で使っている ieee.std\_logic\_unsigned.all の代わりに  
ieee.numeric\_std.all を使え、ということらしいので書き換え。  
関連して、

```
RAM(conv_integer(waddr)) <= wdata;
```

としていたところを

```
RAM(to_integer(unsigned(waddr))) <= wdata;
```

に書き換え .  
コンパイルして

```
ghdl -a --ieee=synopsys sumsim_sim.VHD sumsim.vhd sum.vhd ../vhdl/simpledualportram.vhd
```

シミュレーション

```
ghdl -r --ieee=synopsys sumsim_sim --vcd=out.vcd
```

今度は成功  
ieee.numeric\_std.all を使うよう修正した simpledualportram が  
FPGA でうまく動くことも確認 .