

Xilinx セミナー 2 日目

時間制約の話。

ステートマシンなど内部でレイテンシがある場合、

入力の遅延の制約を変更するなどという話。

たしかにそうだし、有効だとは思うけど

... 自動判別できないのかな？

モジュールをまたぐネットの場合も機械的にいけそうな気がするけど。